華為以“韜定律”推動芯片性能突破，力爭五年內邁向行業前沿

華為公布芯片設計戰略以提升性能

專注于先進封裝技術，而非單純縮小晶體管尺寸

華為預計到2031年將設計出相當於1.4納米工藝的芯片

到2020年代末，1.4納米工藝將接近全球芯片製造的前沿水平

路透上海/北京5月25日 – 華為周一表示，將在五年內利用一項新技術製造出行業領先的半導體，這凸顯出中國為抵禦美國制裁所做的努力。美國的制裁導致中國難以製造尖端芯片。

華為在上海舉辦的半導體研討會上表示，到2031年其高端芯片晶體管密度將達到1.4納米製程的同等水平，但並未提供獨立性能數據。

這一目標意義重大，因為中國目前最先進的芯片製造能力普遍被認為在7納米左右，而1.4納米預計將在2020年代末接近全球先進芯片製造的前沿水平。

外界普遍認為，僅靠傳統製造工藝，中國很難達到這一水平，因為華盛頓限制了中國獲取先進光刻設備及其他關鍵半導體技術的渠道。

全球最大先進芯片製造商台積電 2330.TW 目前採用2納米製造工藝，並計劃於2028年推出1.4納米工藝並投入量產。

“韜定律”

華為周一公布了一項提升芯片性能的新定律，指出隨著晶體管尺寸已縮小至幾個原子的尺度，行業無法再依賴縮小尺寸(摩爾定律)來實現計算突破。

華為表示，這一被稱為“韜定律”的原則，轉而專注于縮短信號和數據在芯片及計算系統中傳輸所需的時間。

Omdia半導體研究總監何暉表示：“華為提出的方案，是實現從傳統節點驅動的微縮向系統級效率微縮的轉變。”

“與其單純依賴更小的晶體管，該公司正致力於縮短互連距離、降低延遲並優化芯片內部的數據傳輸，這在尖端光刻技術受限的情況下，是提升性能的可行途徑。”

AI熱潮加劇競爭

華為在芯片領域的突破意義尤為重大，因為前沿技術已成為中國未來經濟發展和地緣政治影響力日益重要的支柱。

華為的昇騰(Ascend)芯片系列是驅動中國人工智能(AI)模型的核心，用於支持DeepSeek上月發布的最新旗艦模型V4。

華為表示，計劃於今年晚些時候發布的麒麟(Kirin)智能手機芯片將率先採用名為”邏輯折疊”(LogicFolding)的韜定律架構，據稱該技術將縮短芯片內部的走線長度，並顯著提升性能。

該公司表示，到2030年，“邏輯折疊”技術還將應用於昇騰芯片，以及由數百或數千顆芯片組成、為數據中心提供動力的龐大AI集群。

華為補充稱，在過去六年中，基於韜定律，華為已成功設計並量產了381款芯片，應用於智能手機和AI計算等領域。

Nvidia的國內替代方案

在華為宣布其“邏輯折疊”架構後，中芯國際股價周一上漲了7.6%。中芯國際近期還投資探索後摩爾定律時代的技術路徑，並於今年1月在上海成立了一家先進封裝研究院。

圖：中國芯片和設備製造商股價大漲

今年中國國內對昇騰芯片的需求有所上升，國內科技公司正在尋求美國Nvidia(輝達/英偉達) NVDA.O產品的替代方案，後者的最先進AI處理器被限制向中國銷售。

分析師們雖然承認中國取得了進展，但表示在最先進的工藝技術方面，中國仍落後于全球領先者。

華為半導體業務部總裁何庭波承認，最新方案仍面臨重大障礙，包括需要適合韜定律的新芯片設計工具，以及從移動芯片到大型AI數據中心都面臨的散熱挑戰。

“考慮到各種限制因素，我們已經找到了一些不錯的解決方案…我可以自信地說，在未來10年里，我們在移動計算和AI計算領域的解決方案將具有競爭力，”何庭波表示。

The post 華為以“韜定律”推動芯片性能突破，力爭五年內邁向行業前沿 appeared first on Business Intelligence.